


## DATA PROCESSOR

**Patent number:** JP10228422  
**Publication date:** 1998-08-25  
**Inventor:** USAMI MASA; KONDO HIDEKI; KAMIO SHIGEKI  
**Applicant:** MOTOROLA JAPAN  
**Classification:**  
- international: **G06F12/14; G06F12/14; (IPC1-7): G06F12/14; G06F15/78**  
- european: **G06F12/14C1A**  
**Application number:** JP19970047091 19970214  
**Priority number(s):** JP19970047091 19970214


Also published as:

 US6076149 (A)

Report a data error he

## Abstract of JP10228422

**PROBLEM TO BE SOLVED:** To attain storage protection and secrecy holding for a program or the like with respect to a data processor provided with a main storage part consisting of a non-volatile memory and a CPU. **SOLUTION:** An auxiliary storage part for storing security bit data is included in an erasable programmable read-only memory (EEPROM) constituting a main storage part e.g. When the read result of the CPU at the time of allowing a current to flow between the drain and source of a transistor (TR) in the EEPROM is set up to '0' and a read result when the current is not allowed to flow is set up to '1', security bit data read out from two TRs A, B are A=1, B=1 and an access to the main storage part and writing in the auxiliary storage part are set up so as to be inhibited. When A=0 and B=0, security is applied but writing in the auxiliary storage part is permitted, and when A=1(0) and B=0(1), security is set up so as to be released.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (J P)

## (12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-228422

(43) 公開日 平成10年(1998) 8月25日

(51) Int. Cl. <sup>6</sup>	識別記号	F I
G06F 12/14	320	G06F 12/14
15/78	510	15/78

審査請求 未請求 請求項の数 3 F D (全 8 頁)

(21) 出願番号 特願平9-47091

(22) 出願日 平成9年(1997) 2月14日

(71) 出願人 000230308

日本モトローラ株式会社

東京都港区南麻布3丁目20番1号

(72) 発明者 宇佐美 雅

東京都港区南麻布3丁目20番1号 日本モ  
トローラ株式会社内

(72) 発明者 近藤 秀樹

東京都港区南麻布3丁目20番1号 日本モ  
トローラ株式会社内

(72) 発明者 神尾 茂樹

東京都港区南麻布3丁目20番1号 日本モ  
トローラ株式会社内


(74) 代理人 弁理士 井上 俊夫

(54) 【発明の名称】 データ処理装置

(57) 【要約】

【課題】 不揮発性メモリよりなる主記憶部とCPUとを備えたデータ処理装置において、プログラム等の記憶保護及び機密保持を図ること。

【解決手段】 セキュリティビットデータを格納する補助記憶部を、例えば主記憶部を構成するEPROMの中に設ける。EPROMのトランジスタのドレイン、ソース間に電流が流れたときのCPUの読み出し結果を「0」、前記電流が流れないときの読み出し結果を「1」とすると、2個のトランジスタA、Bから読み出したセキュリティビットデータがA=1、B=1で、主記憶部に対するアクセス及び補助記憶部に対する書き込みを禁止するように設定する。またA=0、B=0でもセキュリティがかかるが補助記憶部に対する書き込みは許可し、更にA=1(0)、B=0(1)でセキュリティが解除されるように設定する。



## 【特許請求の範囲】

【請求項 1】 データを記憶する不揮発性メモリよりなる主記憶部と、

この主記憶部に対する読み出し及び書き込みを制限するためのビットデータを記憶するプログラマブルROMよりなる補助記憶部と、

前記主記憶部及び補助記憶部に対して読み出し及び書き込みを行うための処理部と、を備え、

前記ビットデータは、プログラマブルROMのメモリセルであって、ゲートに電圧印加信号線が接続された2個以上のトランジスタのドレイン、ソース間が導通するときのゲート電圧の各しきい値の高低に対応し、

前記処理部は、前記トランジスタのドレイン、ソース間に電流が流れたときの読み出しビットデータを「0」、前記電流が流れなかったときの読み出しビットデータを「1」と定義すると、前記補助記憶部から読み出したビットデータの組み合わせに基づいて以下のa～cの処理を行うように構成されていることを特徴とするデータ処理装置。

a. 各ビットデータがすべて「0」であれば、前記補助記憶部に対する書き込みを許可すると共に前記主記憶部に対する外部からの書き込み及び読み出しを禁止する。

b. 各ビットデータがすべて「1」であれば、前記補助記憶部に対する書き込みを禁止すると共に前記主記憶部に対する外部からの書き込み及び読み出しを禁止する。

c. 「1」、「0」が混在しているビットデータの組み合わせの中で少なくとも一つの組み合わせに対して、当該補助記憶部に対する書き込みを許可すると共に前記主記憶部に対する外部からの書き込み及び読み出しを許可する。

【請求項 2】 主記憶部は、補助記憶部と同種のプログラマブルROMよりなり、補助記憶部の記憶内容を消去すると主記憶部の記憶内容も同時に消去されるように構成されていることを特徴とする請求項 1 記載のデータ処理装置。

【請求項 3】 補助記憶部は、主記憶部をなすメモリアレイの中に組み込まれていることを特徴とする請求項 2 記載のデータ処理装置。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は、記憶部や処理部を備えたデータ記憶装置に係り、例えば1チップのコントローラユニットに含まれるメモリに対して記憶保護及び機密保持を図ることができ、あるいは出荷時に行う機能テストプログラムに対してユーザの起動を防止することができる装置に関する。

## 【0002】

【従来の技術】一般にROM(Read Only Memory)及びCPU(Central Processing Unit)を搭載した1チップのマイコン

において、ROMの中に格納されているデータ、例えばゲームソフトや管理情報などを第三者に読み出されないようにすること、及びROMの中のデータを外部からハッカーによって書き換えられないようにすることが必要になる。

【0003】プログラムを開発する段階では、プログラムの修正などのために外部のROMにチップを接続して、チップの中のROMからデータを読み出すため、アドレスバス及びデータバスの信号について外部との間で授受ができるように、入出力ポートが動作可の状態になっていなければならない。これに対してプログラムの開発後は、入出力ポートにおけるデータバス及びアドレスバスの外部との接続を禁止し、セキュリティをセットすることが必要である。ここでいうセキュリティをセットするとは、ROMの記憶保護(外部からのデータの書き換えに対する保護)及び機密保持(外部からの読み出しに対する保護)を図ることを意味する。

【0004】このため従来からレジスタにセキュリティビットを立て、このビットが立っているときは入出力ポートの動作を禁止する一方、セキュリティを解除するときにはパスワードを入力する、あるいは外部端子に所定の論理信号の組み合わせを入力するといった手法が知られている。しかしながらこの方法ではパスワードや信号の組み合わせが第三者に知られてしまえば意味がなくなるし、パスワード等の組み合わせを追いかければ見つかってしまうおそれもある。

【0005】そこで本発明者はセキュリティビットデータを書き込む記憶部(これを補助記憶部と呼ぶことにする)としてEPROM(Erasable Programmable ROM)に着目した。例えばEPROMの1個のフローティングゲート型メモリセルであるトランジスタを用いて1ビットのセキュリティビットデータを書き込むとすると、図5に示すようにトランジスタ10のゲートとソースに夫々電源の一端(V<sub>dd</sub>)及び他端(V<sub>ss</sub>)を接続するようにし、このトランジスタ10のゲートに高電圧を印加してフローティングゲートに電荷を蓄積させる。このときの読み出し結果を「1」と定義すると、第三者がCPUを作動させても、CPUが先ずセキュリティビットデータを読みにいき、その結果が「1」であるから、入出力ポートにおけるデータバス及びアドレスバスの外部との接続が禁止される。

【0006】図6はトランジスタ10のゲート電圧とドレイン電流との関係を示したものであり、紫外線の照射によりフローティングゲートの電荷を消失させた後においてはゲート電圧が低くても電流が流れるが、プログラム時はつまり高電圧をゲートに印加した後は、ゲート電圧を高くしなければ電流が流れない。そして図6において電氣的には左から右にいくが、右から左には行かない。即ちトランジスタのしきい値が一旦高くなると、しきい値はそれ以上下がらなくなる。従ってEPROMを

用いてセキュリティを一旦セットすれば、通常これを解除することができない。

【0007】しかしながらプログラム時にゲートに印加した高電圧よりも更に高い電圧（図6中 $V1 + \alpha$ ）をゲートに印加すればトランジスタ10に電流が流れ、セキュリティビットデータの読み出し結果が見かけ上「0」になってしまうのでセキュリティが解除された状態となってしまう。

【0008】このため図7に示すようにEPROMのメモリセルであるトランジスタを2個用いて2ビットのセキュリティビットデータとすることを検討している。ここでメモリセルからの読み出し結果については図8に示すように定義するものとする。即ちEPROMに紫外線を照射してメモリセルのフローティングゲートに負電荷の蓄積がない状態でCPUが当該メモリセルから読み出した結果を「0」とし、メモリセルにプログラムを行って（ゲートに高電圧を印加して）フローティングゲートに負電荷が蓄積された状態でCPUが読み出した結果を「1」として説明していく。

【0009】図7に示す2個のトランジスタを夫々A、Bとすると、これらトランジスタA、Bから読み出したセキュリティビットデータとセキュリティの状態との関係については図9に示すように設定する。この場合 $A = 1$ 、 $B = 1$ （トランジスタA（B）から読み出したビットデータが1であるという意味である）のときにセキュリティがセットされるとすると、ユーザは $A = 0$

（1）、 $B = 1$ （0）のときに主記憶部であるROMに所定のプログラムやデータを書き込み、その後 $A = 1$ 、 $B = 1$ とする。このようにすれば既に図6に基づいて述べたようにEPROMは電気的には「1」→「0」にはならないので、第三者は $A = 0$ （1）、 $B = 1$ （0）とすることができない。

【0010】ここでプログラムなどのデータを記憶する主記憶部としてEPROMよりなるメモリアレイを用い、このメモリアレイの中にセキュリティビットデータを入れ込んでおけば、紫外線の照射により $A = 0$ 、 $B = 0$ としてセキュリティを解除したとしても、プログラムそのものも消失してしまい、これを読み出すことができない。

【0011】しかしながら上述のように高い電圧（ $V1 + \alpha$ ）をゲートに印加することにより、主記憶部の記憶内容を消去することなく $A = 0$ 、 $B = 0$ としてCPUに認識させることができる。このため $A = 0$ 、 $B = 0$ の場合もセキュリティのセット状態としておかなければならないが、チップメーカーが紫外線をEPROMに照射してチップをユーザに出荷するときにおいても $A = 0$ 、 $B = 0$ であるから、セキュリティがセットされた状態になってしまう。

【0012】従って正規のユーザがチップを受け入れた後、このセキュリティをどのようにして解除するかが問

題となる。セキュリティを解除する手法としては、パスワードの入力、チップの特定のピンに外部から所定の論理信号や所定の電圧を与える、などが考えられるが、EPROMにセキュリティビットデータを書き込むというそもそもの発想は、パスワードの入力やピンに信号を入力する手法では既述のような問題があるのでこれを回避しようという点にあったので、EPROMを用いる意味が薄れてしまう。

【0013】本発明はこうした背景の下になされたものであり、不揮発性メモリよりなる記憶部に格納されているデータ（プログラムや管理情報などの記憶内容）に対して記憶保護及び機密保持効果の高いデータ処理装置を提供することにある。

【0014】

【課題を解決するための手段】本発明は、データを記憶する不揮発性メモリよりなる主記憶部と、この主記憶部に対する読み出し及び書き込みを制限するためのビットデータを記憶するプログラマブルROMよりなる補助記憶部と、前記主記憶部及び補助記憶部に対して読み出し及び書き込みを行うための処理部と、を備え、前記ビットデータは、プログラマブルROMのメモリセルであって、ゲートに電圧印加信号線が接続された2個以上のトランジスタのドレイン、ソース間が導通するときのゲート電圧の各しきい値の高低に対応し、前記処理部は、前記トランジスタのドレイン、ソース間に電流が流れたときの読み出しビットデータを「0」、前記電流が流れなかったときの読み出しビットデータを「1」と定義すると、前記補助記憶部から読み出したビットデータの組み合わせに基づいて以下のa～cの処理を行うように構成されていることを特徴とするデータ処理装置。

【0015】a. 各ビットデータがすべて「0」であれば、前記補助記憶部に対する書き込みを許可すると共に前記主記憶部に対する外部からの書き込み及び読み出しを禁止する。

【0016】b. 各ビットデータがすべて「1」であれば、前記補助記憶部に対する書き込みを禁止すると共に前記主記憶部に対する外部からの書き込み及び読み出しを禁止する。

【0017】c. 「1」、「0」が混在しているビットデータの組み合わせの中で少なくとも一つの組み合わせに対して、当該補助記憶部に対する書き込みを許可すると共に前記主記憶部に対する外部からの書き込み及び読み出しを許可する。

【0018】プログラマブルROMとしては、EPROM、EEPROM、フラッシュメモリなどを挙げることができる。主記憶部に対する外部からの書き込み及び読み出しを禁止するとは、例えば1チップマイコンであれば、チップの外から主記憶部に対してアクセスができないという意味である。

【0019】前記c項の意味は、読み出したビットデー

タが、「1」、「0」が混在する組み合わせでありさえすれば、どの組み合わせであっても、補助記憶部に対する書き込みを許可すると共に前記主記憶部に対する外部からの書き込み及び読み出しを許可するようにしてもよいし（つまりセキュリティが解除されるようにしてもよい）、ある組み合わせについてはセキュリティが解除されるが、他の組み合わせについてはセキュリティがセットされるようにしてもよい。

【0020】そして例えばユーザが1チップマイコン内へのプログラムの格納を終了した後のセキュリティのセットについては、補助記憶部内のビットデータが全て「1」の組み合わせとしてもよいし、「1」、「0」が混在する組み合わせであっても、セキュリティがかかるものであればその組み合わせとしてもよい。ただし後者の場合には、セキュリティをセットしたビットデータからセキュリティを解除したビットデータへ移行するときには「1」から「0」へ移行するビットを含むようにすることが必要である。プログラマブルROMの特性から各メモリセルは個別には「1」から「0」へ移行せず、この点に着目してセキュリティを解除するビットデータを第三者が作り出せないようにしているからである。上記のように構成することにより第三者がセキュリティを解除することが困難になる。

【0021】また主記憶部は補助記憶部と同種のプログラマブルROMよりなり、補助記憶部の記憶内容を消去すると主記憶部の記憶内容も同時に消去されるように構成してもよい。この場合の例を挙げれば、主記憶部をEPROMで構成し、そのメモリアレイの中に補助記憶部が組み込まれる。

【0022】

【発明の実施の形態】本発明のデータ処理装置を、1チップのマイクロコントローラユニット(MCU)に適用した実施の形態について説明する。この実施の形態は、「発明が解決しようとする課題」の項で述べた、2ビットのセキュリティビットデータによりセキュリティをセットする手法において更なる検討を加えたものであり、紫外線をEPROMに照射してセキュリティビットデータの組み合わせが「0」、「0」のときには、補助記憶部(セキュリティ回路)に対しては書き込みができるようにしたものである。

【0023】図1はデータ処理装置の主要な構成を示すブロック図であり、鎖線内がMCUチップ2の内部を示している。このチップ2には、外部との間で信号の授受を行うための入出力ポートを備えており、この入出力ポート3はデータバス41、及びアドレスバス42に接続されている。チップ2の中に設けられた構成要素について述べると、ポート制御部31は入出力ポート3をコントロールするためのもので、外部からのアクセスを禁止するときには、データバス41及びアドレスバス42に対する外部からの接続を禁止する。ただしこの場合入出

力ポート3を通じて図示しない信号線を通じてコントロール信号などは通過できる。

【0024】CPU32は、主記憶部51に対しアクセスを行って演算を行ったり、補助記憶部52のビットデータを読み出してポート制御部31にその結果を送ったりするなど、チップ内のおもだった処理を行う。モード制御部33は外部入力例えばキーボードの入力やピンへの信号の組み合わせなどに基づいて、補助記憶部52内のビットデータを書き換えて、セキュリティのセットモードまたはセキュリティの解除モードの一方を選択する。なおポート制御部31及びモード制御部33は、説明の便宜上ブロックとして別個に記載してあるが、この実施の形態では、実際にはCPU32の機能の中に含まれている。

【0025】主記憶部51は例えばゲームソフトや管理情報などのデータを格納するためのものであり、例えばEPROMにより構成される。補助記憶部52はセキュリティビットデータを格納するためのものであり、例えばEPROMにより構成される。この補助記憶部52は、説明の便宜上主記憶部51と別個に記載してあるが、この実施の形態では実際には、主記憶部51を構成するメモリアレイの中に組み込まれており、チップの窓から紫外線を照射すると主記憶部51の記憶内容と共に同時に消去されるようになっている。

【0026】ただし本発明では補助記憶部52は主記憶部51のメモリアレイとは別個に設けられてもよい。図中53は書き込み/読み出し(R/W)信号線であり、主記憶部51及び補助記憶部52の書き込み/読み出しを制御するための信号をCPU32から出力するためのものである。前記補助記憶部52は、EPROMの一部をなしており、図2に示すように構成される。これは通常のEPROMのメモリアレイの一部であり、特別な構成を備えているわけではない。A、Bは各々メモリセルをなすトランジスタであり、ゲートが共通の電圧信号線61に接続されている。この電圧信号線61は、バッファ62を介して行デコーダ63に接続されている。バッファ62は、書き込み時には例えば10~15Vの電圧を電圧信号線61に印加し、読み出し時には例えば5Vの電圧を電圧信号線61に印加するものである。

【0027】トランジスタA、Bのドレインは列デコーダ64及びセンスアンプ65を介してデータバス41に接続されている。R/W制御部66は、前記R/W信号線53からのR/W信号に基づいてセンスアンプ65に組み込まれているスイッチ部を制御し、データバス41からの信号がトランジスタA、Bに書き込まれ、またトランジスタA、Bのデータ(トランジスタの動作状態)がデータバス41に読み出されるようになっている。トランジスタA、Bはセキュリティビットデータを記憶するものであり、読み出し用の電圧がゲートに印加されたときにドレイン、ソース間に電流が流れたときにはデー

タバス 41 の対応する信号線に論理「0」が現われ、ドレイン、ソース間に電流が流れないときにはデータバス 41 の対応する信号線に論理「1」が現われるようになっている。

【0028】ここで前記 CPU 32 におけるセキュリティに関する機能について説明する。CPU 32 が補助記憶部 52 のトランジスタ A、B から読み出した結果が

「0」、「0」であるとき  $A=0$ 、 $B=0$  として記述するものとする、 $A=0$ 、 $B=0$  のときには主記憶部 51 に対しては、外部からの書き込み及び読み出しを禁止すると共に、補助記憶部 52 に対しては外部から書き込みができるようにプログラムを組んでいる。具体的には入出力ポート 3 においてデータバス 41 及びアドレスバス 42 の外部との接続を禁止しているが、補助記憶部 52 だけに対しては図示しない信号線により外部からモード制御部 33 を介してアクセスすることができ、前記 R/W 制御部 66 に書き込み信号が入力されるように構成される。

【0029】また  $A=1$ 、 $B=1$  のときには主記憶部 51 に対する外部からの書き込み及び読み出しを禁止すると共に、前記 R/W 制御部 66 に書き込み信号が与えられないようにして補助記憶部 52 に対する書き込みをも禁止している。更に ( $A=1$ 、 $B=0$ ) あるいは ( $A=0$ 、 $B=1$ ) のときには上述の入出力ポート 3 の制限を解除して外部から主記憶部 51 に対する読み出し及び書き込みを許可し、補助記憶部 52 に対しても書き込みを許可している。

【0030】従って外部から CPU 32 を作動させると、そのフローは例えば図 3 に示すように表わされる。このフローは、CPU 32 の機能を概念的に表わしたものであり、先ず補助記憶部 52 からセキュリティビットデータが読み出されて解読される。例えば  $A=0$ 、 $B=0$  であれば補助記憶部 52 への書き込みを行うことができ、その書き込みを行わなければ主記憶部 51 に対しては外部からアクセスできない。この場合補助記憶部 52 に対して  $A=1$ 、 $B=0$  を書き込めば、 $A=1$ 、 $B=0$  のフローへ進むのでセキュリティが解除されることになる。

【0031】例えば 1 チップの MCU を半導体ウエハから切り出し、これをユーザに出荷し、ユーザがこの MCU を機器に組み込んで市場に出す場合の一連の流れを図 4 に示す。先ずメーカー側ではウエハから切り出した MCU チップをパッケージ化し、EPROM に紫外線を照射する。主記憶部 51 及び補助記憶部 52 は EPROM であるメモリアレイの中に組み込まれているので記憶内容は全て「0」（トランジスタのゲート電圧のしきい値が低い状態）である。このままでは  $A=0$ 、 $B=0$  でセキュリティがセットされているが、補助記憶部 52 に対しては書き込みが可能であるから、 $A=1$ 、 $B=0$  としてセキュリティを解除し、MCU チップをユーザに出荷す

る。

【0032】ユーザは MCU チップの主記憶部 51 に所定のプログラムを書き込み、その後  $A=1$ 、 $B=1$  としてセキュリティをセットする。ここで第三者がこの MCU チップを手に入れ、主記憶部 51 のプログラムを読み出すためにセキュリティを解除しようとして、補助記憶部 52 のトランジスタ A、B のゲートに高電圧を印加し、セキュリティビットデータを見かけ上  $A=0$ 、 $B=0$  にしたとする。このとき外部から補助記憶部 52 に対して書き込みができるため、その書き込みを行おうとするが、トランジスタ A、B のゲートには既に高電圧が印加されてフローティングゲートに負電荷が蓄積されているので、A も B も「1」にしかなり得ず、 $A=1$ 、 $B=1$  となる。これはセキュリティがセットされている状態なので、結局セキュリティを解除することができない。

【0033】そこで第三者が EPROM に紫外線を照射して  $A=0$ 、 $B=0$  とすれば、 $A=1$ 、 $B=0$ （あるいは  $A=0$ 、 $B=1$ ）と書き込むことができるのでセキュリティが解除されるが、このとき主記憶部 51 の記憶内容も消失するため第三者にとっては結局初期の目的が達成できない。従って上述の実施の形態によれば記憶内容の保護及び機密保護を図ることができる。またチップの製造時においてもパスワード等を用いなくてもセキュリティをセットすることができ、このようにいわば「秘密のカギ」を介在させなくてよいので、この面からも大きなセキュリティ効果が得られる。

【0034】上述の実施の形態において、セキュリティが解除されるセキュリティビットデータを  $A=0$ 、 $B=1$  のみとし、 $A=1$ 、 $B=0$  の場合にはセキュリティがセットされるようにしてもよい。この場合ユーザが  $A=1$ 、 $B=1$  とする代りに  $A=1$ 、 $B=0$  としてセキュリティをセットしてもよい。 $A=1$ 、 $B=0$  としてセキュリティをセットすれば、第三者がトランジスタ A、B のゲートに高電圧を印加して見かけ上  $A=0$ 、 $B=0$  とした後も  $A=0$ 、 $B=1$  の組み合わせは作り出せないのと同様の効果がある。

【0035】また本発明では 3 個以上のセキュリティビットデータを用いてもよい。補助記憶部 52 の中に例えばトランジスタ A、B に加えてトランジスタ C が存在するとすれば、 $A=0$ 、 $B=0$ 、 $C=0$  のときにはセキュリティはセットされるが、補助記憶部 52 への書き込みは許可されるようにし、 $A=1$ 、 $B=1$ 、 $C=1$  のときには、補助記憶部 52 への書き込みも禁止されるようにする。そしてその他の組み合わせ、つまり「0」、

「1」が混在する組み合わせについては、その中の少なくとも一つの組み合わせについてセキュリティが解除されるようにしておけば同様の効果が得られる。

【0036】ただし補助記憶部 52 へセットするセキュリティビットデータが  $A=1$ 、 $B=1$ 、 $C=1$  であれば、「0」、「1」が混在する組み合わせを作り出すこ

とはできないが、補助記憶部 5 2 へセットするセキュリティビットデータが「0」、「1」の混在する組み合わせであれば、セキュリティを解除するセキュリティビットデータは、電氣的に移行しない組み合わせを含むことが必要である。例えば  $A=0$ 、 $B=0$ 、 $C=1$  としてセキュリティをセットしたとすると、 $A=0$ 、 $B=1$ 、 $C=1$  の組み合わせは、 $B$  を  $0 \rightarrow 1$  に移行させれば（この移行は電氣的に可能）作り出すことができるので、セキュリティを解除するビットデータとしては使用できないが、 $A=1$ 、 $B=1$ 、 $C=0$  の組み合わせであれば、 $C$  を「1」 $\rightarrow$ 「0」に移行させなければならないので（この移行は電氣的には不可能）作り出すことができず、従ってセキュリティを解除するビットデータとして使用できる。なおセキュリティビットデータを多くすれば外部からノイズを入れてセキュリティを解除するビットデータを偶然に作り出すおそれが少なくなる。

【0037】以上において、本発明はゲームソフトなどの第三者による読み出しやデータ破壊を防止するための使用に限らず、メーカーが出荷時に行う出荷テスト（機能テスト）のためのテストプログラムをユーザが起動できないようにするために用いてもよい。即ち出荷時のテストプログラムをユーザが起動させるとそのチップが使用できなくなる場合があり、チップ保護の目的からユーザがこのテストプログラムに対してアクセスできないようにすることが望ましい。そこで上述実施の形態に対応させると、メーカー側で補助記憶部 5 2 内のビットデータを  $A=0$ （1）、 $B=1$ （0）に設定し、主記憶部内のテストプログラムを起動して所定の出荷テストを行った後、 $A=1$ 、 $B=1$  としてユーザに出荷すれば、ユーザが誤ってテストプログラムを起動するおそれがなくな

る。

【0038】  
【発明の効果】以上のように本発明によれば、主記憶部に格納されているデータに対して高い記憶保護及び機密保持効果が得られる。

【図面の簡単な説明】

【図 1】本発明の実施の形態であるデータ処理装置の全

体構成を示す構成図である。

【図 2】本発明の実施の形態に用いられる補助記憶部を示す回路図である。

【図 3】本発明の実施の形態の処理の流れを示すフローチャートである。

【図 4】データ処理装置の製造時から、第三者がプログラムの読み出しを試みるまでのセキュリティビットデータと装置の状態との対応関係を示す説明図である。

【図 5】セキュリティをセットするための比較例を示す回路図である。

【図 6】EPROM 内のトランジスタの電流、電圧特性を示す特性図である。

【図 7】セキュリティをセットするための他の比較例を示す回路図である。

【図 8】補助記憶部からの読み出し結果と処理状態との対応を定義付けるための説明図である。

【図 9】2 ビットのセキュリティビットデータを用いた場合の読み出し結果とセキュリティの状態との対応を示す説明図である。

20 【符号の説明】

2 M C U チップ

3 入出力ポート

3 1 ポート制御部

3 2 C P U

3 3 モード制御部

4 1 データバス

4 2 アドレスバス

5 1 主記憶部

5 2 補助記憶部

30 5 3 書き込み／読み出し（R／W）信号線

A、B トランジスタ

6 1 電圧信号線

6 2 バッファ


6 3 行デコーダ

6 4 列デコーダ


6 5 センスアンプ

6 6 書き込み／読み出し制御部


【図 5】




【図 6】




【図 7】



【図1】




【図2】



【図8】


読み出し結果	処理状態	フローティングゲート
0	紫外線による消去	負電荷蓄積なし
1	プログラム	負電荷蓄積

【図3】





【図4】



【図9】

読み出し結果		セキュリティの 状態
A	B	
0	0	セット
0	1	解除
1	0	解除
1	1	セット